目前，越来越多的DSP设计通过FPGA/ASIC实 现，通过FPGA/ASIC实现的DSP算法，每秒可以执行数百万次的操作。由于越来越多的FPGA中增加了DSP模块的数量以及包含有大量的乘法器，因此在并行计算要求很高的时候，通过FPGA/ASIC实现DSP算法，比采用传统的DSP芯片实现具有更大的优势。在通讯、消费电子产品、军用雷达、航空航天等越来越多的应用领域中，都开始采用FPGA实现DSP算法。

a)  Synplify DSP架起了算法验证和RTL代码实现之间的桥梁

DSP算法实现前通常需要先对算法进行仿真验证，常用的仿真工具有MathWorks的Matlab和Simulink。Synplify DSP正是架起了算法验证和RTL代码实现之间的桥梁。Synplify DSP可以直接生成基于算法级优化的RTL源代码，省去了手工编写代码的工作，从而使整个设计进程和工作效率大大提高。

b)  使用Synplify DSP的设计流程

Synplify DSP的输入是经过验证的Simulink系统模块，通过Synplify DSP，可以自动生成基于系统级优化的RTL源代码，该代码可以直接进行后续的综合、布局布线和调试。

c)  高性能的DSP算法解决方案

Synplify DSP是第一个基于用FPGA/ASIC实现DSP算法的综合工具。Synplify DSP集成在MathWorks的Simulink仿真环境中，可以基于Simulink中的module生成对应的RTL源代码。Synplify DSP可以对源代码进行系统级优化，生成的代码在占用最小面积的同时可以达到更高的性能。Synplify DSP生成的RTL源代码可以适用在不同的FPGA和ASIC上面。

除了可以自动生成RTL源代码之外，Synplify DSP还可以为仿真验证生成test bench源代码和输入输出数据用于。

Synplify DSP完全集成在Simulink环境中，使得对Simulink熟悉的工程师可以很快的掌握Synplify DSP的使用。由于Synplify DSP基于算法级生成RTL源代码，因此，代码在性能和面积上比厂商自带的工具具有很大的优势。

使用任何Synopsys